vitis opencl
DPU(Deep learning process unit) 是有AIE组成;


Vitis_Libraries
Vitis_Libraries/tree/master/vision
Vitis-Tutorials
opencl.org/hardware/xilinx
ug1354
异构计算
emulation-sw 把cpu+fpga运行的代码都编译到cpu运行
Vitis编译器提供了三种不同的构建目标,用于调试和验证目的的两个仿真目标,用来产生实际的FPGA二进制文件的默认硬件目标:
-
软件仿真(sw_emu)
主机应用程序代码和内核代码都被编译为在主机处理器上运行。这样可以通过快速的构建和运行循环来优化迭代算法。该目标对于识别语法错误,对与应用程序一起运行的内核代码执行源代码级调试以及验证系统的行为很有用。 -
硬件仿真(hw_emu)
内核代码被编译成硬件模型(RTL),该模型在专用模拟器中运行。这种构建和运行循环需要更长的时间,但可以提供详细的,周期精确的内核活动视图。该目标对于测试将在FPGA中使用的逻辑功能以及获得初始性能估计非常有用。 -
系统(hw)
内核代码被编译成硬件模型(RTL),然后在FPGA上实现,从而产生可以在实际FPGA上运行的二进制文件。

vector_addition.cl 运行在fpga
sdaccel 已经升级到vitis

OpenCL编程基本流程及完整示例-----opencl介绍
opencl API
github.com/Xilinx/SDAccel_Examples/tree/master/getting_started/hello_world
Vitis指南 | Xilinx Vitis 系列
可以从Vitis IDE或Vivado IP目录访问RTL内核向导。无论哪种情况,它都会创建一个包含示例设计的Vivado项目,以用作定义自己的RTL内核的模板。
具体示例见《ug1393》117页。
基于OpenCL开发的深交所Binary协议行情解码
吃猫粮的耗子 b站id
需要设置

三个路径来源 安装 common images

能识别+跟踪

SSD and YOLOv3 Customization Deployment Using Vitis AI Library

更多推荐
所有评论(0)