赛灵思fpga，ddr3 ip app_wdf_rdy 一直为低
·
2025年元旦加班。
实践中发现，在往ddr3写数据的过程中，有时候会出现app_wdf_rdy一直为低的问题，经过网上搜索，结合自己判断，发现症结所在。
给遇到同样问题的伙伴们一个思路。
现象如下图。
解释如下：
1 程序中，写命令和写数据是同时进行的，即发送一个写命令，同时伴随一个写数据，二者不是背靠背；
2，app_rdy会间歇性拉低，这是正常的。这就会导致一个问题：在app_rdy拉低的时候（或者是 和app_en同时拉低），发送写命令和写数据，数据写到fifo中了，但是，命令无效，没有写到命令的fifo中去，导致，多次出现这种现象之后，mig IP中的数据的fifo就会满，但没有写命令，因为写命令和写数据是同时进行的。
解决方案：
写命令和写数据的时候，要判断app_rdy 和app_wdf_rdy为高，再拉低写使能信号。
北京人形旗下天工造物具身智能开源社区，聚焦具身天工与慧思开物两大平台
更多推荐
3
0- 0
已为社区贡献1条内容
所有评论(0)