【FPGA】Quartus-II入门之实现D触发器
·
一、基于门电路设计D触发器
1.创建工程




2.设计门电路
电路元件:4个and2 ,1个not,2个input,2个output

3.编译仿真

编译通过
创建vwm格式波形文件


选中CLK产生时钟信号

鼠标选中D,Q信号Q-n进行编辑

时序波形仿真

二、调用Quartus-II中D触发器电路
新建原理图文件:

直接使用D触发器:


进项仿真

三、基于Verilog语言实现D触发器
创建Verilog文件:

编写Verilog代码:
module D_Trigger(d,clk,q);
input d,clk;
output q;
reg q;
always @ (posedge clk)
if(clk)
q <= d;
endmodule

仿真:

参考
更多推荐
所有评论(0)