引言：算力时代的根本性矛盾

在人工智能大模型参数规模突破万亿、自动驾驶芯片算力需求每两年翻一番的时代，一个长期被忽视的根本性矛盾正在浮出水面：计算单元的速度越来越快，但数据搬运的速度却远远跟不上。英伟达CEO黄仁勋曾直言：“GPU有70%的时间在等待数据。”这就是困扰芯片产业半个多世纪的“存储墙”难题。

存算一体技术的出现，正是对这一矛盾的釜底抽薪。它不再试图在“更快搬运数据”这条赛道上继续内卷，而是彻底改变游戏规则——让计算直接在存储单元内部完成，将数据搬运的距离从“厘米级”缩短至“微米级”，从根源上消除“存储墙”与“功耗墙”。

一、技术解码：打破冯·诺依曼范式的“三驾马车”

自1945年冯·诺依曼提出“存储程序计算机”架构以来，全球计算产业在其框架下发展了八十余年。这一架构的核心特征是计算单元与存储单元物理分离，数据通过总线在两者之间频繁搬运。这种模式好比一个仓库与生产线相距甚远，每生产一个零件都需要反复搬运原材料。

存算一体技术的核心思想极为简洁：将计算能力直接嵌入存储单元，使数据在“居住地”就地完成计算。根据计算单元与存储单元的物理距离，该技术形成了三个主要流派：

近存计算（Processing Near Memory, PNM） 是工程化难度最低、最接近落地的方案。它将计算单元放置在存储芯片的逻辑层，或通过先进封装技术与存储器紧密集成。高带宽内存（HBM）中的逻辑层集成和3D堆叠技术就属于这一范畴。这相当于把仓库和工厂建在同一个园区，虽仍处两地，但距离大幅缩短。

存内处理（Processing-in-Memory, PIM） 则更进一步，在存储芯片的外围电路中直接增加计算功能，使部分任务可以在存储器内部完成初步处理。这相当于在仓库里增设了初加工车间，原材料不必全部运出厂区。

存内计算（Computing-in-Memory, CIM） 是融合度最高的终极方案。它直接利用存储介质的物理特性（电阻、电荷、磁性等）在存储阵列内部执行计算操作，基于SRAM、RRAM或MRAM的存算一体方案即属此类。这已经是把整条生产线搬进了仓库，原材料随取随用，效率实现质的飞跃。

三种技术路径各有优劣：近存计算实现难度最低，但提升幅度相对有限；存内计算潜力最大，技术挑战也最为严峻。

二、核心价值：能效比的代际跨越

存算一体技术带来的性能提升，并非渐进式的改良，而是代际式的跨越。数据显示，存算一体架构可使数据搬运能耗降低90%，系统整体能效比提升至5 TOPS/W以上。

在向量检索这一AI核心场景中，存算一体架构的优越性尤为明显。十亿级向量检索的P99延迟从传统架构的200ms降至35ms，吞吐量提升12倍。微纳核芯的测试数据更为震撼：相比传统冯·诺依曼架构，其存内计算技术已实现4倍以上算力密度提升和10倍以上功耗降低。

能效比的突破对边缘AI和端侧推理具有决定性意义。在功耗受限的物联网设备、可穿戴设备中，存算一体芯片可在同等功耗下提供10至200倍的算力。这意味着，未来智能手表、TWS耳机等设备将能够本地运行更复杂的AI模型，无需依赖云端。

对于大算力场景，存算一体同样展现出颠覆性潜力。后摩智能发布的鸿途H30智驾芯片，算力达256TOPS，功耗仅35W，是国内首款存算一体的智驾芯片。2025年，该公司第二代量产芯片“漫界M50”正式量产，标志着存算一体技术已从实验室走向规模化应用。

三、技术路线：SRAM、DRAM与新型存储的“三国杀”

存算一体技术的实现路径，因存储介质的不同而呈现多元化格局。目前主流技术路线主要分为三大方向。

SRAM存算一体方案是目前产业化的主流方向。SRAM基于CMOS工艺，可采用先进工艺节点，读写速度快，与现有数字电路设计流程兼容性好，因此成为许多初创企业的首选。后摩智能、知存科技、炬芯科技等均采用SRAM路线。其核心优势在于精度高、无需复杂的模拟校准，但存储密度相对较低，静态漏电流较高。

DRAM存算一体方案存储密度更高，适合处理大容量模型场景，但与CMOS工艺的兼容性较差，且需要解决数据刷新与计算冲突的问题。三星、SK海力士等存储巨头在这一方向上布局较深。

新型忆阻器方案代表了最具想象力的探索方向。ReRAM（阻变存储器）、MRAM（磁性存储器）、PCM（相变存储器）等新型存储介质具备良好的工艺可扩展性和超低功耗特性，被认为是存算一体技术的“未来之地”。

昕原半导体是国内ReRAM存算一体技术产业化的领军者，其28nm制程ReRAM存储芯片已实现量产，是国内唯一实现ReRAM量产的企业。字节跳动曾入股昕原半导体，表明其ReRAM技术在VR/AR等终端设备应用中的潜力。

四、竞争格局：从百家争鸣到规模化落地

据恒州诚思调研统计，2025年全球存算一体技术收入规模约46.44亿元，到2032年收入规模将接近485.2亿元，2026-2032年CAGR为40.1%。
存算一体作为一种新的计算架构，被认为是具有潜力的革命性技术，受到国内外的高度关注。核心是将存储与计算完全融合，有效克服冯·诺依曼架构瓶颈，并结合后摩尔时代先进封装、新型存储器件等技术，实现计算能效的数量级提升。

根据应用场景的不同，中国存算一体企业大致可分为两大阵营。

大算力、大模型方向的企业主要面向数据中心、高性能计算和智能驾驶等场景，致力于解决大模型训练和推理中的“存储墙”问题。后摩智能是大算力领域的代表性企业，其鸿途H30智驾芯片算力达256TOPS，是国内首款存算一体的智驾芯片。2025年，第二代量产芯片“漫界M50”正式量产。亿铸科技则走ReRAM介质路线，同时积极拥抱RISC-V生态，在AI大算力芯片领域首批引入RISC-V核。

端侧、边缘AI、低功耗方向的企业主要面向智能穿戴、智能家居、物联网设备等对功耗、体积和成本敏感的场景。知存科技是NOR Flash存算一体技术的代表，其WTM2101芯片是全球首款基于NOR Flash的存算一体语音芯片，功耗仅5mW，已在品牌客户中实现超过1000万颗的出货量。微纳核芯首创三维存算一体（3D-CIM）架构，其22nm SRAM存算一体芯片可在22nm工艺下实现传统NPU/GPU在7nm下相当的算力密度，计算能效提升5-10倍。炬芯科技则已在端侧AI音频芯片中率先实现存内计算技术的商业化应用。

国际巨头同样在积极布局。三星、SK海力士在DRAM-PIM领域投入巨大。英伟达、微软、特斯拉等大厂也提出了各自的存算一体原型方案。从竞争态势看，存算一体赛道已形成“国际巨头虎视眈眈、国内初创百花齐放”的格局。

五、生态进展：标准制定与产业协同

技术突破之外，生态建设是存算一体走向规模化的另一关键战场。

2025年9月，我国首个RISC-V存算一体芯片标准工作组在杭州萧山正式启动。该工作组由微纳核芯、浙江省北大信息技术高等研究院、知合计算、小米、紫光展锐、兆易创新、麒麟软件等二十余家产业链核心单位共同组成，将协同推进“RISC-V+存算一体”技术的标准化路线图。按计划，初版标准草案将于2025年内形成，2026年正式发布。

RISC-V与存算一体技术的结合具有天然的战略协同价值。RISC-V作为开源指令集架构，其“开放、灵活、可扩展”的特性与存算一体技术的创新需求高度契合。二者融合，既能精准满足AI大模型对高并行、低功耗计算的需求，也能有效缓解外部工艺封锁压力，为国产芯片技术迭代构建良性循环。

在工程化落地层面，中国也取得了标志性进展。许昌魏都区企业领存技术成功试产全球首款“会计算的固态硬盘”（iNc-SSD），率先实现“存算一体”技术工程化落地，单盘支持超1.13亿并行计算，功耗仅为GPU的1/30，可广泛应用于自动驾驶、同声传译等20余个前沿领域。该产品已在魏都高新技术产业园成功试产，标志着中国在存算一体存储设备领域已走在世界前列。

六、未来展望：从“专用”到“通用”的跨越

展望2030年，存算一体技术的发展将沿着三大主线演进。

在技术路径上，SRAM存算一体方案凭借工艺成熟、精度可控的优势，将继续在端侧AI推理领域占据主导；DRAM-PIM方案有望在大算力场景中取得突破；而ReRAM等新型存储介质，一旦良率和一致性难题得到解决，可能彻底改写行业格局。微纳核芯的3D-CIM技术已在22nm工艺下验证了其算力密度优势，为绕过先进工艺封锁提供了可行路径。

在应用场景上，存算一体技术将从当前的端侧AI、智能驾驶等专用场景，逐步向云端大模型训练与推理等通用计算场景渗透。据微纳核芯规划，短期先进入端侧大模型应用（AI手机、AIPC），中期向云端大模型应用拓展，远期进军具身智能（AI机器人）领域。

在生态建设上，RISC-V与存算一体的深度融合将催生全新的计算范式。随着标准工作组工作的推进，“RISC-V+存算一体”有望形成对标CUDA的国产开源生态，为全球开发者提供稳定、高效、易用的软硬件平台。

2026年，微纳核芯计划推出全球首批系统性RISC-V存算一体技术标准。这一标准的发布，有望形成“虹吸效应”，吸引全球顶尖人才、企业与资本集聚，将中国打造为存算一体技术的创新高地。