一，之前的方案四的做法走线宽度加到30MIL了后是满足载流和阻抗设计了，但是这样的做法的前提是你要有走线的空间，要是你之前的设计走线间距本来就不多，现在把每个GMSL2走线都需要加宽30MIL左右了，走线之间的间距就变得很小了。

二，以利用共面波导阻抗加上控制挖空参考平面的尺寸模型（Coated Coplanar With Cutout Ground 3B）来保证信号的阻抗：

三，通过调整共面的GND的间距看下阻抗的变化，其他的保持不变：

A,把共面的GND的间距D1从20改成5MIL看下结果是偏低一些的。

B,把共面的GND的间距D1从20改成15MIL看下结果是很接近目标阻抗50欧姆了。(1W的间距)

C，把共面的GND的间距D1从20MIL改成45MIL看下结果差别不多。（3W的间距）

D，把共面的GND的间距D1从20MIL改成90MIL看下结果差别也是不多。(6W)

结论：D的数值最好是做到1W以上就可以了，后面的需要就是控制CGS1和CGS2的尺寸来控制阻抗了。

三，通过调整共面的GND的间距CGS1和CGS2尺寸看下阻抗的变化，其他的数值都是保持不变的：

A,把CGS1和CGS2从23改成5MIL看下结果是偏低很多了。

B，把CGS1和CGS2从23改成15MIL（走线W的一倍）看下结果是阻抗被拉回了一些了。

C，把CGS1和CGS2从23改成23MIL（走线W的1.5倍）看下结果是阻抗被拉回到目标阻抗50欧姆了。

1，Coplanar（共面）：信号线（Trace）两侧有并行的接地铜带（Ground Strip），通过参数 CGS1 和 CGS2 控制其间距。这能提供更紧密的回流路径，减少辐射和串扰，尤其适用于高频/高速信号。

2，With Cutout Ground（带挖空接地层）：在信号线的正下方，最近的一个参考地平面被“挖空” 了（由参数 T2 定义其铜厚，通常这里意味着该层不作为主要参考）。信号的回流主要依靠两侧的共面地，并可能“跳过”这个挖空层，去参考更下方的平面。

3，Coated（带涂层）：信号线和共面地上方覆盖有介电涂层（如阻焊层）。

4，3B：这个编号表明模型考虑了信号线下方的 三层不同的介质叠层（H1/E1, H2/E2, H3/E3）。这对应了复杂的PCB叠构，例如：信号层 -> 半固化片(PP) -> 芯板(Core) -> 半固化片(PP) -> 参考平面。

5，最终阻抗公差分析结果：由于所有参数的公差（Tolerance）都设置为 ±0.0000，所以最小值（Minimum）和最大值（Maximum）都与标称值相同，为50.08 Ω。这表示当前是一个理想情况下的标称值计算，没有考虑任何制造偏差。

载流也是满足设计要求的：

这样的阻抗控制的做法就是在布线空间不是很多的情况下，既能满足载流的要求也能满足信号的阻抗控制要求了。

好了，诸位道友们以上就是本期的所有内容了，我们下期文章不见不散。

 

--------声明：本文属于小编的原创文章，如需转载请注明来源！